複数のFPGAを用いた粗粒度再構成可能アーキテクチャの動作検証環境構築

摘要

LSI 設計において，FPGA（Field Programmable GateArray）を用いたプロトタイピングによる機能検証は極めて重要なプロセスである．粗粒度再構成可能アーキテクチャ（Coarse-Grained Recongurable Architecture:CGRA）の開発においても同様に，FPGA を用いたプロトタイピングが有効である．しかし，CGRA は，プログラマブルな回路構成を採るため，論理合成時の静的タイミング解析において組み合わせループが多数存在する．さらにその冗長な回路構成から，回路規模が極めて大きくなることが課題である．本稿では，複数のFPGAを用いたCGRA の動作検証用プロトタイプの実装について述べる．