多倍長計算の仮数部計算高速化のための粗粒度再構成可能なアーキテクチャの検討

摘要

本研究では，多倍長計算を高速に行うハードウェア設計のために，仮数部計算処理を粗粒度再構成可能プロセッサの技術を用いて並列化することによって，MPFR と同様の四則演算を行うアーキテクチャの設計を行った．