マルチコアプロセッサの効率的な設計検証に向けたプロセッサシミュレータの並列化

摘要

一般にプロセッサ設計では，HDLシミュレーションを用いて設計，動作検証を行うが高速ではない.これは，C++ベースの高速な機能シミュレータで関心領域（Region of Interest: ROI)の直前まで実行し，HDLシミュレータでROIのみ実行することで実行時間を削減できる.しかし，マルチコアプロセッサの設計に対しては，機能シミュレータの実行時間がコア数に比例し増加するため，このような手法を用いても検証時間が長い問題がある.高速な並列プロセッサシミュレータもいくつか提案されているが，従来シミュレータの多くは試行毎にタイミングが変化し，ROI の振る舞いが変化するため，プロセッサ検証には適さない.そこで，本研究では，再現性を持つ並列シミュレーション手法を提案し実装，評価を行う.評価結果から，提案手法は最大7倍の高速化を再現性を両立した上で実現した.