高速大容量混載DRAM Pre-Fuse Wafer-LevelテストのためのBurst-Cycle Data圧縮方式

摘要

高速大容量混載DRAM Pre-Fuse Wafer LevelテストのためのBurst-Cycle Data圧縮力式を開発した。 並列圧縮シリアル読み出し方式は混載DRAMのテスト読み出し時間を1/8に短縮し、並列圧縮選択読み出し方式はWafer Levelでの高速テストを実現する。 この圧縮力式を65nmプロセスのDRAM Macroに適用、試作した。