内存ラテイラル·バイポーラ·トランジスタの駆動力を用いたCMOS/SOIインバータの回路シミュレーション－II

摘要

我々は、MOSFET構造に内存するラテイラル·バイポーラ（LB）トランジスタの駆動力に注目した。LBMOSのベース端子に順方向電流を供給する理想的な台形波の電流源を設け［1］、この電流源の実現にプルアップ／カレダウンMOSFETを使い［2］、べース電流を電流増幅率β{sub}f倍したコレクタ電流により駆動力を上げるCMOSインバータの回路方式を提案したそこでは寄生抵抗がない理想的なLBMOS素子としてその動作条件を調べた。 本稿Ⅱでは、0.35μmCMOSプロセスを前提に、ソース側で2重拡散技術［3］を使ってチャンネル（ベース）を作成するLBMOSの素子構造を提案する。 β{sub}f=100とβ{sub}r=1を仮定して、Vdd＝1.2Vの場合に、電流源としてプルアップ／プルダウンを使ったLBCMOSインバータで、寄生抵抗や容量を取り入れた精密な回路シミュレーション実験を行った。 特にべース抵抗に加えてエミッタ接合容量の特性低下に及ぼす影響を調べる。 Wn＝Wp＝1.575μmのLBCMOSインバータは、従来の同寸法のCMOSインバータと比べて、5.534fF（同インバータのゲート容量）×100の大きな容量負荷に対して、10倍も高速で、1／3という低いエネルギーの動作となった。