机译:基于时间冗余的容错软核处理器架构
Fed Inst Rio Grande Sul Veranopolis Brazil;
Univ Fed Santa Catarina Elect Engn Dept Florianopolis SC Brazil;
Catholic Univ PUCRS Elect Engn Dept Porto Alegre RS Brazil;
Catholic Univ PUCRS Elect Engn Dept Porto Alegre RS Brazil;
Univ Fed Santa Catarina Elect Engn Dept Florianopolis SC Brazil;
Fault-tolerance; Checkpoint recovery; Soft-core processors; FPGAs; Single-event upsets;
机译:基于时间冗余的容错软核处理器架构
机译:具有用于指令级时间冗余的纠错码的容错架构
机译:基于模型的故障诊断,容错控制以及使用分析冗余的液压和热流体过程重新配置
机译:软核处理器NEO430的运行时可重新配置容错体系结构
机译:基于分析冗余的容错飞行控制系统的要求的正式规范。
机译:量子存储器和量子处理器之间的容错接口
机译:基于冗余线性门限的容错纳米结构
机译:先进的信息处理系统:陆军容错架构概念研究。第2卷:陆军容错架构设计和分析