電流出力型位相比較器の使い方PLL－回路の低位相雑音化の一手法（後編）ループ·フィルタの設計法

摘要

前編で，原理的に位相雑音を小さくできる電流出力型位相比較器を紹介しました．PLL回路に電流出力型位相比較器を使った場合，ループ·フィルタも電流出力型位相比較器にマッチしたものが必要です．ループ·フィルタは，用途に応じて適切なものを自分で設計できる必要があります．ループ·フィルタの時定数を長くすると，周波数を変更したとき，新しい周波数に落ち着くまでの時間（ロック時間）が長くなります．周波数を頻繁に変更するスペクトラム拡散のような用途には適しませh。 しかし時定数か短すぎると，比較周波数成分の除去が十分でなくなり，不要な周波数成分であるスプリアスの成分がより大きく現れます．フィルタの設計法を具体的に解説するために， 時定数の長いものと短いもの，2種のフィルタを例にとります．そして，時定数が違うとPLL回路の特性にどのような影響を与えるかも碓認します．