個別部品で組み立てて動作原理から設計法までを理解する－PLL周波数シンセサイザの設計法徹底解説：第13回 位相比較器のデッド·ゾーンをなくす－アンチバックラッシュ回路のしくみ

摘要

図13-1に，設計／製作しているPLL周波数シンセサイザの基本構成を示します．前々回（第11回，2007年11月号）からは，③位相比較器の解説を行っています．今回は，その最終回となります．前回（第12回，2007年2月号）は，位相比較だけでなく周波数比較も行える位相周波数比較器PFCの動作原理，そしてそれを3ステート状態にするチャージ·ポンプやOPアンプによる合成回路について解説しました．また，製作する位相周波数比較器の感度特性を実測したところ，位相差0°近くでの感度特性の傾斜がなまっていることを確認しました．今回は，この傾斜のなまりがPLLにどのように影響するのか，PFCはどうしてこのような感度特性となるのか，これを改善する方法などについて解説します．