個別部品で組み立てて動作原理から設計法までを理解する－PLL周波数シンセサイザの設計法徹底解説：第11回 位相比較器のふるまい－古典的な乗算型位相比較器の動作を理解する

摘要

図11-1に，PLL周波数シンセサイザの基本構成を示します．前回（第10回，2006年12月号）までに，①入力基準信号に用いる水晶発振器；②出力周波数を生み出す電圧制御発振器VCOの設計と製作を完了しました．今回からは，③位相比較器の設計／製作を行います．PLL (Phase Locked Loop)という名に位相(phase)が含まれることからわかるように，位相比較器は文字通りPLLの中心を成すブロックです．位相比較器は，PLL用ICに内蔵されたものを使う場合が一般的です．PLL用ICは，位相比較器のほか，基準信号分周器，プログラマブル分周器などがワンチップにまとめられています．しかし，この連載では位相比較器も分周器も，ディスクリートの部品で設計／製作します．基本的な動作を実際に目で見て確かめるためです．PLLの基本動作を確実に自分のものにできれば，高性能なPLLの設計に役立てることができるでしょう．