机译:多处理器DSP系统的高性能和低能耗缓冲区映射方法
Design; Experimentation; Performance; Multiprocessor DSP systems; SDF; DRAM main memory systems; Bank concurrency;
机译:多处理器DSP系统的高性能和低能耗缓冲区映射方法
机译:基于元启发式的任务调度和映射方法,以优化异构多处理器嵌入式系统的主要设计挑战
机译:低功耗可重构单芯片DSP系统的设计方法
机译:高性能缓冲区映射,以利用多处理器DSP系统中的DRAM并发性
机译:一种用于将网络应用程序映射到多处理器FPGA可配置计算系统的方法。
机译:通过在具有多处理器的嵌入式系统上执行并行计算来实现混沌密码系统
机译:高性能缓冲区映射可在多处理器DSP系统中利用DRAM并发性
机译:将Dsp应用映射到自定时多处理器