HIE-Block Latency Insertion Method for Fast Transient Simulation of Nonuniform Multiconductor Transmission Lines

摘要

本稿では，不均一な多導体伝送線路の高速過渡解析を行なうために，Hybrid implicit-explicit block latency insertion method（HIE-block-LIM）を提案する．HIE-block-LIMでは，ある一方向の電流変数に陰的差分法を適用し，それ以外の変数に陽的な差分法を適用する．提案手法を使用することによって，陰的差分法を適用したある一方向以外に配置されたリアクタンス素子に依存して時間刻み幅を選ぶことができ，従来のblock-LIMと比較して大きな時間刻み幅を解析に用いることができる．例題回路を従来法及び提案手法で解析を行い，提案手法の精度とCPU時間を評価する．