冗長化FF置き換え方式による高信頼性VLSI設計の自動化

摘要

ディープサブミクロン領域での素子特性のばらつきや、経年劣化、ソフトエラーによるタイミングェラー対策としてカナリアFFを用いた高信頼性VLSI設計手法の提案を行った。カナリアFFで置き換えるフリップ·フロップの位置の限定手法と配置配線後のチップ面積および消費電力に与える影響について評価を行った。