パスベース遅延解析におけるチップ内·チップ間バラツキを考慮した遅延分布計算

摘要

統計的遅延解析(SSTA)は遅延バラツキを確率分布として扱うことでバラツキ考慮した回路遅延を計算する方法である。 SSTAでは遅延バラツキを、各素子·配線で独立なチップ内バラツキと、各素子·配線に対し共通の変動を与えるチップ間バラツキに分けられる。 本論文ではパスベースSSTAで各パスのチップ内、チップ間分布が与えられたとき、チップ間バラツキを考慮してチップ全体の遅延分布計算を行う新しい手法を提案する。 提案手法を実チップデータに適用し、従来手法より正確に計算できることを示す。