首页> 外文期刊>電子情報通信学会技術研究報告. VLSI設計技術. VLSI Design Technologies >セレクタ論理を用いたバタフライ演算器の設計
【24h】

セレクタ論理を用いたバタフライ演算器の設計

机译:使用选择器逻辑的蝶形运算单元设计

获取原文
获取原文并翻译 | 示例
获取外文期刊封面目录资料

摘要

算術演算回路の処理を高速化する手法として,セレクタ論理を利用した算術演算回路が提案されている.本稿では,FFTにおけるバタフライ演算式を式変形し,セレクタ論理に帰着させることで桁上げ伝播処理を削減することによって可変点数に対応した新しいバタフライ演算回路構成を提案する.評価実験をした結果,提案したバタフライ演算器は,算術演算子を用いて設計した従来のバタフライ演算構造に比べ,速度優先設計で21.8%高速化することができることを確認した.
机译:作为用于加速算术运算电路的处理的方法,已经提出了使用选择器逻辑的算术运算电路。在本文中,我们通过变换FFT中的蝶形算术表达式并将其简化为选择器逻辑,从而减少了进位传播处理,从而提出了一种与可变点数相对应的新型蝶形算术电路配置。作为评估实验的结果,可以证实,与使用算术运算符设计的常规蝶形算术结构相比,所提出的蝶形算术单元在速度优先级设计中可以快21.8%。

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号