リアルタイムオンチップネットワーク向け先読みアービトレーション機構付ルータの設計と実装

摘要

Chip Multiprocessor（CMP）におけるコア数の増加に伴い，コア間の相互接続方式としてNetwork-on-Chip （NoC）が注目を集めてきており，リアルタイムシステムにおいてもその有用性が期待される．NoCはバスと比較してバンド幅が大きい一万で，ルータ遅延を主要因とする大きな転送遅延を持つ．転送遅延を抑えるために，様々な低遅延ルータが提案されているが，現在提案されているルータの低遅延化手法はリアルタイム処理を考慮しておらず，リアルタイムシステム向けルータに適用した場合，優先度逆転問題が生じてしまう．本研究では，優先度逆転問題を生じさせずに，低遅延化を行うリアルタイムシステム向け先読みアービトレーション機構付ルータの設計および実装を行った．先読みアービトレーション機構付ルータと通常のルータの最高優先度パケットの転送遅延を比較した結果，7.6％の信号線の増加と2.5％のルータ面積の増加で，最高優先度パケットの転送遅延を平均8.1％削減することができた．