ハードウェアIPの応答時間を考慮したプロセッサコアのハードウェア／ソフトウェア分割手法

摘要

本稿では，ハードゥェアIPの応答時間を考慮したプロセッサコアのハードゥェア／ソフトウェア分割手法を提案する．我々は対象とするアプリケーションに応じて利用するハードゥェアIPを始めに決定した上で，機能·性能に過不足のないプロセッサコアを合成するシステムLSI設計アプローチを提案している．そこで適切な構成をもったプロセッサコアを合成するためには，ハードウェアIPの応答時間を考慮したハードゥェア／ソフトウェア分割が有効である．提案手法はハードウェアIPの応答時間を命令レベルで考慮することで既存手法を拡張しており，これによりプロセッサコアとハードウェアIPが独立したタスクを効率良く並列実行することが可能となる．計算機実験により提案手法を評価し，本設計アプローチの有効性を示す．