任意精度計算機アーキテクチャの提案と試作－メモリ管理機構について

摘要

演算処理データ長の制限を受けない任意精度計算機のアーキテクチャを提案する．周波数の異なるクロックによる独自の計算方式を開発し，かつ，多バス方式を採用して処理の効率化と高速化を図る．ワード長の異なるALUを2つ実装するなどのアーキテクチャを採用し，FPGAでの試作によって正常に動作することを確認した．本稿では，任意精度計算機アーキテクチャに関する概要と，任意精度演算に必要となる部分演算の結果を管理するためのメモリ管理機構について説明し，提案する計算機アーキテクチャの構想とFPGAによる試作結果を報告する．