...
首页> 外文期刊>電子情報通信学会技術研究報告. 集積回路. Integrated Circuits and Devices >20nmプロセスにおける高密度SRAMのワード線調整アシスト回路システム
【24h】

20nmプロセスにおける高密度SRAMのワード線調整アシスト回路システム

机译:20nm制程的高密度SRAM字线调整辅助电路系统

获取原文
获取原文并翻译 | 示例
   

获取外文期刊封面封底 >>

       

摘要

20nmバルクプレーナCMOSプロセスにおいてSRAMのワード線調整アシストシステムを適用することで動作下限電圧を改善したシングルポート·デュアルポートSRAMマクロを開発した.動作下限電圧が0.1V改善し,動作電力は10%削減できた.
机译:我们已经开发了单端口/双端口SRAM宏,通过在20nm体平面CMOS工艺中应用SRAM的字线调整辅助系统来改善操作的下限电压。工作电压的下限提高了0.1V,工作功率降低了10%。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号