...
首页> 外文期刊>電子情報通信学会技術研究報告. 集積回路. Integrated Circuits and Devices >マルチプルアライメントによるヘテロジニアスマルチコアプロセッサでのブロックマッチング高速化
【24h】

マルチプルアライメントによるヘテロジニアスマルチコアプロセッサでのブロックマッチング高速化

机译:通过多种对齐方式在异构多核处理器上加速块匹配

获取原文
获取原文并翻译 | 示例
   

获取外文期刊封面封底 >>

       

摘要

ヘテロジニアスマルチコアプロセッサでは,異なるコア間のデータ転送とアクセラレータ内にある演算器へのデータ供給が大きな問題になる.演算器へのデータ供給の問題に対しては複雑なメモリアロケーションを用いることで高速化可能であるが,コア間で線形転送やストライド転送によるデータ転送が使えず,データ転送を高速化できない問題があった.本論文では,データ転送と演算処理それぞれにおいてアライメントすることで,複雑なメモリアロケーションに対してもデータ転送を高速化する手法を提案する.ブロックマッチングによる検証の結果,提案手法は複雑なメモリアロケーションのみを用いる従来手法と比較してデータ転送時間を42%低減し,提案手法の有効性を確認した.
机译:在异构多核处理器中,不同核之间的数据传输以及向加速器中的算术单元提供数据成为主要问题。通过使用复杂的存储器分配可以加快向算术单元的数据供应问题,但是存在以下问题:不能在核之间使用通过线性传输或跨步传输的数据传输,并且不能加快数据传输。曾经有。在本文中,我们提出了一种通过对齐数据传输和算术处理中的每一个来加快数据传输速度的方法,即使对于复杂的内存分配也是如此。通过块匹配进行验证的结果,与仅使用复杂的内存分配的传统方法相比,该方法将数据传输时间减少了42%,并证实了该方法的有效性。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号