PLL,DLL技術にみる高性能化動向(PLL,クロック,VLSI回路,デバイス技術

摘要

位相同期回路(PLL)や遅延同期回路(DLL)は、通信機器やシステムLSIの高性能化に伴い、近年最も進歩した回路の一つである。 また、その高性能化に伴い位相ノイズの予測技術も非常に進歩した。 現在では、ほぼ予測どおりのジッタ特性をもつ回路が設計できるまでになっている。 本論文ではPLLおよびDLLの高性能化動向と位相ノイズの予測技術について概説する。 具体的には、ループフィルタ技術、アダプティブバイアス技術、分数分周技術等である。