Memory circuit technology for high-speed low-power system LSIs

Katsumi Dosaka

首页> 外文期刊>電子情報通信学会技術研究報告. 集積回路. Integrated Circuits and Devices >Memory circuit technology for high-speed low-power system LSIs

【24h】

Memory circuit technology for high-speed low-power system LSIs

机译：高速低功耗系统LSI的存储电路技术

获取原文

获取原文并翻译 | 示例

获取外文期刊封面封底 >>

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

In recent years, the content of memory portion in system LSIs outstrips logic portion. Thus, high-speed and low-power technologies for memories become more necessary. This paper mainly describes various circuit technologies for high-speed and low-power RAMs.

机译：近年来，系统LSI中存储部分的内容超过了逻辑部分。因此，用于存储器的高速和低功率技术变得更加必要。本文主要介绍用于高速和低功耗RAM的各种电路技术。

著录项

来源
《電子情報通信学会技術研究報告. 集積回路. Integrated Circuits and Devices》 |2002年第274期|共6页
作者
Katsumi Dosaka;
展开▼
作者单位

展开▼
收录信息
原文格式 PDF
正文语种 jpn
中图分类一般性问题;
关键词
System LSI; Embedded memory; DRAM; SRAM;

机译：系统LSI;嵌入式存储器;DRAM;SRAM;

相似文献

外文文献
中文文献
专利

1. Memory circuit technology for high-speed low-power system LSIs [J] . Katsumi Dosaka 電子情報通信学会技術研究報告. シリコン材料·デバイス. Silicon Devices and Materials . 2002,第272期

机译：高速低功耗系统LSI的存储电路技术
2. Memory circuit technology for high-speed low-power system LSIs [J] . Katsumi Dosaka 電子情報通信学会技術研究報告. シリコン材料·デバイス. Silicon Devices and Materials . 2002,第272期

机译：高速低功耗系统LSIS的存储器电路技术
3. Memory circuit technology for high-speed low-power system LSIs [J] . Katsumi Dosaka 電子情報通信学会技術研究報告. 集積回路. Integrated Circuits and Devices . 2002,第274期

机译：高速低功耗系统LSIS的存储器电路技术
4. 2.5-Gbit/s SDH/SONET terminating circuit that uses low-power bipolar LSI technologies and multi-chip module technology [C] . Kawai, K., Koike, . 1998

机译：采用低功率双极LSI技术和多芯片模块技术的2.5Gb SDH / SONET终端电路
5. Low-power and high-speed arithmetic circuits for software-assisted wireless systems. [D] . Ling, Wei. 2005

机译：用于软件辅助无线系统的低功耗和高速运算电路。
6. CMOS-compatible ferroelectric NAND flash memory for high-density low-power and high-speed three-dimensional memory [O] . Min-Kyu Kim, Ik-Jyae Kim, Jang-Sik Lee 2021

机译：CMOS兼容的铁电NAND闪存用于高密度低功耗和高速三维内存
7. High-speed demonstration of low-power 1 k-bit shift-register memories using LR-biasing SFQ circuits [O] . Toshihiro Takahashi, Ryo Numaguchi, Yuki Yamanashi, 2016

机译：低功率1 k位移寄存器存储器的高速演示使用LR偏置SFQ电路

Memory circuit technology for high-speed low-power system LSIs

摘要

著录项

相似文献

相关主题

期刊订阅