エラー検出回復方式における様々な加算器の性能評価

摘要

エラー検出回復方式は，フリップフロップ間の遅延時間が入力信号パターンなどによって変動することを利用して，回路の高速化を図っている．エラー検出回復方式における回路性能は最小遅延時間，最大遅延時間，遅延時間分布に依存する．一般に回路の性能は回路の最小遅延時間は大きいほど，遅延時間分布は最大遅延時間付近の処理となる確率が小さいほど良い．しかし，従来の回路は最大遅延時間の削減に重点がおかれ，最小遅延時間や遅延時間分布について考慮せず設計されることが多いため，必ずしもエラー検出回復方式において高い性能が得られるとは限らない．本稿ではエラー検出回復方式のための回路の設計法を提案するために，遅延挿入による最小遅延時間の増大や，構成の変更による遅延時間分布を変化させた桁上げ伝搬加算器（RCA）を構成して評価し従来構成のRCAに比べてエラー検出回復方式における性能が良くなることを確認した．