動的再構成可能アクセラレータを有するへテロジニアスマルチコアプロセッサのためのデータ転送最小化指向メモリアロケーション

摘要

低消費電力ヘテロジニアスマルチコアプロセッサ上のアクセラレータコアは，データアクセス速度の向上と並列アクセスを可能にするため複数のメモリモジュールを持ち，各モジュールごとに高速なアドレス生成のためのアドレス生成ユニット（AGU）を持つ．AGUはコア面積低減のため加算器やカウンタなどの簡単な回路のみで構成されているため，データの重複記憶無しで複雑なメモリアクセスを行うのは難しい．データの重複はメモリ容量を浪費しデータ転送時間を大幅に増大させてしまう．本稿ではデータ重複を無くし，データアクセスの並列度を向上させる手法を提案する．ウィンドウ演算を用いた評価では従来手法と比較して全体の処理時間が14％～85％削減された．