首页> 外文期刊>Journal of Semiconductors >A 10-bit 80-MS/s opamp-sharing pipelined ADC with a switch-embedded dual-input MDAC
【24h】

A 10-bit 80-MS/s opamp-sharing pipelined ADC with a switch-embedded dual-input MDAC

机译:具有开关嵌入式双输入MDAC的10位80-MS / s运算放大器共享流水线ADC

获取原文
获取原文并翻译 | 示例
       

摘要

A 10-bit 80-MS/s opamp-sharing pipelined ADC is implemented in a 0.18-μm CMOS. An opampsharing MDAC with a switch-embedded dual-input opamp is proposed to eliminate the non-resetting and successive-stage crosstalk problems observed in the conventional opamp-sharing technique. The ADC achieves a peak SNDR of 60.1 dB (ENOB = 9.69 bits) and a peak SFDR of 76 dB, while maintaining more than 9.6 ENOB for the full Nyquist input bandwidth. The core area of the ADC is 1.1 mm~2 and the chip consumes 28 mW with a 1.8 V power supply.
机译:一个10位80-MS / s运算放大器共享流水线ADC在0.18μmCMOS中实现。提出了一种具有开关嵌入式双输入运算放大器的运算放大器MDAC,以消除传统运算放大器共享技术中观察到的非复位和逐级串扰问题。 ADC的SNDR峰值为60.1 dB(ENOB = 9.69位),SFDR峰值为76 dB,而整个奈奎斯特输入带宽则保持9.6 ENOB以上。 ADC的核心面积为1.1 mm〜2,使用1.8 V电源时,芯片功耗为28 mW。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号