...
机译:全局谐振H树时钟分配网络的设计方法
capacitors; clocks; inductors; jitter; logic design; low-power electronics; trees (mathematics); 0.18 micron; 5 GHz; CMOS technology; SpectraS simulations; distributed model; driving buffer; global resonant H-tree clock distribution networks; interconnect width; on-chi;
机译:全局谐振$ {rm H} $-树时钟分配网络的设计方法
机译:H树时钟分配网络的设计,建模和仿真
机译:晶圆级H树时钟分配网络的统计偏斜建模和时钟周期优化
机译:全局谐振H树时钟分配网络设计方法
机译:低功耗谐振旋转全球时钟分配网络设计。
机译:生物学方法论还是机会?双向生态网络的度分布
机译:晶圆级H树时钟分配网络的统计偏斜建模和时钟周期优化