机译:自对准p沟道多晶硅TFT中的电不稳定性与栅极边缘处的损坏区域有关
IFN-CNR, Via Cineto Romano 42, 00156 Roma, Italy;
thin film transistors; polycrystalline silicon; electrical stability; bias stress;
机译:完全自对准栅重叠轻掺杂漏极多晶硅TFT中的短沟道效应和热载流子引起的不稳定性的降低
机译:背栅对p沟道双栅多晶硅TFT的前沟道操作的影响
机译:自对准p沟道多晶硅薄膜晶体管的电稳定性
机译:使用双栅极自对准多晶硅PMOS薄膜晶体管(TFT)负载的半微米SRAM单元
机译:用于自对准IGZO TFT的植入活性源/漏区
机译:细胞外钾的区域性增加通过APD恢复的空间异质性导致电不稳定和折返的发生
机译:自对准多晶硅源极门控晶体管的本征增益