机译:用于电源电压下垂公差的22 nm全数字动态自适应时钟分配
Intel Corporation, Hillsboro, OR, USA;
Clocks; Delay; Microprocessors; Pipelines; Sensitivity; Transistors; Adaptive circuit; adaptive clocking; adaptive design; clock-data compensation; resilient circuit; resilient design; variation tolerance; variation-tolerant design; voltage droop; voltage variation;
机译:16纳米全数字自动校准自适应时钟分配,可在较宽的工作范围内提供电源压降容差
机译:409 GOPS / W自适应和弹性Domino寄存器文件,采用22 nm Tri-Gate CMOS,具有原位时序裕量和检错功能,可容忍芯片内变化,电压降,温度和老化
机译:低架空和快速反应自适应时钟系统,用于压降容差
机译:22nm动态自适应时钟分配,可承受电压跌落
机译:直流配电系统中用于电源管理的分布式自适应下垂控制
机译:环境不是我的一切:可变环境下昆虫钟的分子机制和进化动力学
机译:用于电压下降公差的快速全数字时钟频率适配电路
机译:采用10单元库的全数字基带65nm pLL / FpLL时钟倍频器。