...
机译:一个3.12 pJ /位,19-27 Gbps接收器,带有2抽头DFE嵌入式时钟和数据恢复
Electronics Engineering HsinChu, National Chiao-Tung University, HsinChu, Taiwan;
Clock and data recovery circuit (CDR); continuous-time linear equalizer (CTLE); decision feedback equalizer (DFE); phase locked loop (PLL);
机译:具有波特率时钟和数据恢复功能的25Gb / s,2.1pJ / bit,全集成光接收机
机译:一个0.1-pj / b / db 1.62至-108-gb / s视频接口接收器,带有联合自适应CTL和DFE,使用偏置数据级参考
机译:具有32 nm SOI CMOS技术的DFE接收器的1.4 pJ / bit,可扩展功率的16×12 Gb / s源同步I / O
机译:一个3.12 pJ /位,19-27 Gbps的接收器,带有2个Tap-DFE嵌入式时钟和数据恢复
机译:具有自适应盲DFE的4Gbps CMOS背板接收器。
机译:病毒检测呈阳性的27例出院COVID-19患者的肺炎恢复
机译:利用深亚微米数字CmOs技术设计和实现2.4 Gbps - 3.2 Gbps时钟和数据恢复电路