机译:具有<?Pub _newline?>基于比较器噪声的随机残留估计的60 dB SNDR 35 MS / s SAR ADC
imec, Leuven, Belgium;
Analog–digital converter (ADC); comparator noise; power efficiency; stochastic quantization; successive approximation;
机译:一个14 b 35 MS / s SAR ADC,在40 nm CMOS中实现75 dB SNDR和99 dB SFDR,并带有环路嵌入式输入缓冲器
机译:具有阈值可重配置参考误差校准的60dB SNDR 100-MS / s SAR ADC
机译:78.5dB SNDR耐辐射和亚稳态的两步分离式SAR ADC,在65nm CMOS中功耗高达24.9mW,工作速率高达75MS / s
机译:15.7 14b 35MS / S SAR ADC实现了75dB SNDR和99dB SFDR,并在40nm CMOS中具有环路嵌入式输入缓冲器
机译:用于60GHz多频带OFDM接收器的7位2.5GS / sec时间交错C-2C SAR ADC
机译:改进的QuEChERS萃取-GC-NPD / GC-MS和危险指数估算法测定芒果中的17种有机磷酸酯农药残留
机译:具有数字校准和DNL增强的16位1-MS / S伪差分SAR ADC实现92 dB SNDR