机译:完全可合成的全数字PLL,具有内插式相位耦合振荡器,电流输出DAC和采用门控边缘注入技术的高分辨率数字变容二极管
Department of Physical Electronics, Tokyo Institute of Technology, Tokyo, Japan;
Bandwidth; Layout; Phase locked loops; Phase noise; Tuning; Varactors; AD-PLL; CMOS; DAC; PLL; PVT; digital varactor; dual loop; edge injection; gated injection; injection-locking; logic synthesis; low jitter; low power; small area; standard cell; synthesizable;
机译:全数字PLL,使用批量控制的变容二极管和基于脉冲的数控振荡器
机译:全数字PLL,使用批量控制的变容二极管和基于脉冲的数控振荡器
机译:具有单端注入技术和ILFD辅助注入定时校准技术的18-23 GHz 57.4fs RMS抖动−253.5-dB FoM次谐波注入锁定全数字PLL
机译:15.1一个0.0066mm 2 sup>780μW完全可合成PLL,具有电流输出DAC和采用边缘注入技术的内插式相位耦合振荡器
机译:基于1-16 GB / S的全数字阶段内插器的时钟和数据恢复电路及深亚微米CMOS晶体管在低温温度下的可靠性研究
机译:相响应曲线边缘的急剧跳变对电耦合神经元振荡器同步的影响
机译:基于65nm CMOS的旋转行程波振荡器的全数字PLL