...
机译:交流和直流供电的亚纳秒1 kb Josephson高速缓存存储器设计
机译:Josephson技术高速缓存的基本设计
机译:基于BCD过程的1 kbit eFuse一次性可编程存储器IP的设计和测量
机译:570 ps 13兆瓦Josephson 1比特Ndro Ram
机译:完全可操作的1kbit可变阈值Josephson RAM
机译:时间可预测的快速存储器:高速缓存与暂存器。
机译:在具有Advanced Vector eXtensions(AVX)的标准计算机上的层析成像重建中调整缓存的使用情况
机译:不同内存技术的混合缓存设计探索