120-ns 128k X 8-bit/64k X 16-bit Cmos Eeprom's

Terada Y.; Kobayashi K.

首页> 外文期刊>IEEE Journal of Solid-State Circuits >120-ns 128k X 8-bit/64k X 16-bit Cmos Eeprom's

【24h】

120-ns 128k X 8-bit/64k X 16-bit Cmos Eeprom's

机译：120 ns 128k X 8位/ 64k X 16位Cmos Eeprom

获取原文

获取原文并翻译 | 示例

获取外文期刊封面封底 >>

开具论文收录证明 >>

文献代查 >>

团队文献服务 >>

页面导航

著录项
相似文献
相关主题

著录项

来源
《IEEE Journal of Solid-State Circuits 》 |1989年第5期| P.1244-1249| 共6页
作者
Terada Y.; Kobayashi K.;
展开▼
作者单位

展开▼
收录信息美国《科学引文索引》(SCI);美国《工程索引》(EI);
原文格式 PDF
正文语种 eng
中图分类一般性问题 ; 基本电子电路 ;
关键词

相似文献

外文文献
专利

1. 120-ns 128 K*8-bit/64 K*16-bit CMOS EEPROMs [J] . Terada Y., Kobayashi K., Nakayama T., IEEE Journal of Solid-State Circuits . 1989 ,第5期

机译：120 ns 128 K * 8位/ 64 K * 16位CMOS EEPROM
2. SEU characterization of a hardened CMOS 64K and 256K SRAM [J] . Sexton F.W., Fu J.S. IEEE Transactions on Nuclear Science . 1989 ,第6期

机译：硬化CMOS 64K和256K SRAM的SEU表征
3. An 8-bit Low-Cost String DAC With Gradient Errors Suppression to Achieve 16-bit Linearity [J] . Liu Nanqi, Todsen Jim, Chen Degang IEEE transactions on circuits and systems . I , Regular papers . 2020 ,第7期

机译：具有梯度误差抑制的8位低成本串DAC，以实现16位线性度
4. A 1.5 V CMOS high-speed 16-bit/spl divide/8-bit divider using the quotient-select architecture and true-single-phase bootstrapped dynamic circuit techniques suitable for low-voltage VLSI [C] . Yeh, C.C., Lou, . 1998

机译：采用商选择架构和适用于低压VLSI的真单相自举动态电路技术的1.5 V CMOS高速16位/ spl除法/ 8位除法器
5. An investigation of ionizing radiation-induced charge trapping and interface trap generation in insulators for CMOS VLSI and EEPROMs. [D] . Sharma, Umesh. 1989

机译：CMOS VLSI和EEPROMs绝缘子中电离辐射诱导的电荷陷阱和界面陷阱产生的研究。
6. A low power and low ripple CMOS high voltage generator for RFID transponder EEPROM [O] . Labonnah Farzana Rahman, Mohammad Marufuzzaman, Lubna Alam, 2020

机译：用于RFID应答器EEPROM的低功耗低纹波CMOS高压发生器
7. High-speed Curve25519 on 8-bit, 16-bit, and 32-bit microcontrollers [O] . Michael Düll, Björn Haase, Gesine Hinterwälder, 2015

机译：8位，16位和32位微控制器上的高速Curve25519
8. SEU (Single-Event-Upset) Characterization of a Hardened CMOS 64K and 256K SRAM. [R] . Sexton, F. W., Fu, J. S., Kohler, R. A., 1989

机译：sEU（单事件翻转）表征硬化的CmOs 64K和256K sRam。

120-ns 128k X 8-bit/64k X 16-bit Cmos Eeprom's

著录项

相似文献

相关主题

期刊订阅