机译:具有数字锁相环同步功能的90–240 MHz磁滞控制DC-DC Buck转换器
> authorLink("Li, P.");
rnttttttttttLi, P.;
rntttttttttt rntttttttt rntttttttttt rntttttttttttttttttttrnttttttttttt> authorLink("Bhatia, D.");
rn;
CMOS; DC-DC converter; buck; constant frequency; digital PLL; hysteretic;
机译:具有±1.5%频率和±3.6%均流误差的6A,93%峰值效率,四相数字同步磁滞降压转换器
机译:具有0.18μmBCD的具有锁相环的宽输入范围,95.4%功率效率的DC-DC降压转换器
机译:高分辨率快速时钟的节能全数字锁循环架构设计使用模型现有控制(MPC)技术来数字转换器(TDC)的时间
机译:带数字PLL频率锁定的90-240MHz滞后DC-DC降压转换器
机译:相移DC-DC转换器的数字控制,回路中的控制硬件和硬件实时仿真研究。
机译:预测电流控制降压DC-DC转换器的最佳电流观测器
机译:一个宽的输入范围,95.4%功率效率DC-DC降压转换器,锁相环在0.18÷BCD中
机译:迟滞控制下pWm DC-DC变换器的采样数据建模与分析