...
机译:具有数字眼动追踪功能的SFI-5接口的50mW / ch 2.5gb / s / ch数据恢复电路
Wireless Commun. Res. Centre, City Univ. of Hong Kong, Kowloon, China;
digital phase locked loops; circuit optimisation; circuit layout CAD; timing jitter; system buses; SFI-5 interface; digital eye-tracking; digital data recovery circuit; circuit area minimization; multibit interfaces; digital-PLL-type DR circuit design; power consumption minimizaztion; high-frequency jitter; long-term wander tracking;
机译:具有数字眼动跟踪功能的SFI-5接口的50mW / ch 2.5Gb / s / ch数据恢复电路
机译:用于具有数字眼动跟踪功能的SFI-5接口的50mW / ch 2.5Gb / s / ch数据恢复电路
机译:利用混合模拟/数字环路滤波器和全数字无参考频率采集的2.5 Gb / s多速率0.25-μmCMOS时钟和数据恢复电路
机译:采用新颖的眼动追踪技术的SFI-5接口的50mW / ch 2.5Gb / s / ch数据恢复电路
机译:半音频率检测器和数字电路技术,用于高速时钟/数据恢复
机译:用于高Q微机电系统加速度计的高性能数字接口电路
机译:使用Verilog-a的数字时钟和数据恢复电路的行为测试台
机译:NmOs技术中快速模拟 - 数字接口电路的研制