...
机译:ASAM项目中VLIW处理器内核的自动指令集架构综合
Eindhoven Univ Technol, Postbus 513, NL-5600 MB Eindhoven, Netherlands;
Eindhoven Univ Technol, Postbus 513, NL-5600 MB Eindhoven, Netherlands;
Eindhoven Univ Technol, Postbus 513, NL-5600 MB Eindhoven, Netherlands;
Intel Benelux BV, Capronilaan 37, NL-1119 NG Schiphol Rijk, Netherlands;
Very long instruction word (VLIW); Application specific instruction-set processor (ASIP); Instruction-set architecture synthesis;
机译:mAgic-FPU和MADE:可定制的VLIW内核和模块化VLIW处理器体系结构描述环境
机译:ASAM:自动体系结构综合和应用程序映射
机译:并行体系结构核心DSP(PACDSP)处理器上AAC解码器的VLIW感知软件优化
机译:VLIW处理器约束指令集综合的算法并行度估计
机译:嵌入式VLIW处理器的互补编译器和体系结构功能。
机译:连接寄存器文件的集群式VLIW架构的优化指令调度和寄存器分配
机译:用于约束VLIW处理器的指令集合成的算法并行性估计