机译:单电子晶体管与传统Mos器件混合架构的逻辑电路在室温下的设计与仿真
Department of Electrical & Computer Engineering, Michigan Technological University, Houghtonm MI 49931, USA;
nanotechnology; single-electron transistor; CMOS; logic gates;
机译:使用包含三栅极单电子晶体管(TG-SET)和MOSFET的混合电路的多值逻辑电路
机译:双量子点单电子晶体管的两位单电子逻辑电路的设计与仿真
机译:具有多个隧道结的单电子通过晶体管逻辑及其带有MOSFET的混合电路
机译:单电子晶体管和传统装置混合架构的逻辑电路设计与仿真
机译:新型半导体器件和集成电路(砷化镓MESFET,IC模拟,MODFET,薄膜晶体管,非晶硅)的分析和设计。
机译:具有有机和无机混合钝化层的化学组装单电子晶体管上的三输入门逻辑电路
机译:混合CmOs /纳米电路的混合电阻/ FET逻辑解复用器架构设计
机译:微电流晶体管逻辑电路的静态和动态性能。第二部分。微功率逻辑电路设计