机译:TSV上的数据序列化对3D堆叠多核处理器中路由拥塞的影响
Ecole Polytech Fed Lausanne, CH-1015 Lausanne, Switzerland;
Ecole Polytech Fed Lausanne, CH-1015 Lausanne, Switzerland;
Ecole Polytech Fed Lausanne, CH-1015 Lausanne, Switzerland;
Ecole Polytech Fed Lausanne, CH-1015 Lausanne, Switzerland;
3D integrated circuits; Through Silicon Vias TSV; CMP; High speed serial link; Routing congestion;
机译:多核处理器的3D堆栈存储器架构
机译:在多核处理器上运行的并行查询计划中数据流元组的动态路由
机译:用于3D堆叠IC集成的铜直通硅通孔(TSV)金属化的集成挑战
机译:在多核处理器上并行执行RX异常检测:数据分区策略的影响
机译:基于片上网络的多核处理器的低成本拥塞控制技术。
机译:商用多核处理器上的节能图像/视频数据传输
机译:1个用于多核处理器的3D堆栈存储器架构
机译:数据网络中的拥塞/流量控制和路由:Control-Theoreticapproach