...
机译:温度和界面捕获的影响对垂直延伸漏极双栅极Si_(0.5)Ge_(0.5)源隧道FET的模拟/射频和线性的变化
Natl Inst Technol Patna Microelect & VLSI Design Lab Patna Bihar India;
Natl Inst Technol Patna Microelect & VLSI Design Lab Patna Bihar India;
Natl Inst Technol Patna Microelect & VLSI Design Lab Patna Bihar India;
Natl Inst Technol Patna Microelect & VLSI Design Lab Patna Bihar India;
Analog/RF; Linearity performance; Vertical tunnel field effect transistor (VTFET); Subthreshold slope; Shockley-Read-Hall (SRH);
机译:接口陷阱电荷对二元材料型氧化物叠层双栅极TFET的模拟/ RF和线性性能的影响
机译:结构和掺杂参数变化对Si和$ rm {Si_ {1a ?? x} Ge_ {x}} $双栅极隧道FET的影响:RF性能增强分析
机译:使用高κ/金属栅最后工艺制造的高性能应变Si_(0.5)Ge_(0.5)量子阱p-MOSFET
机译:具有HFO_2 / TIN栅极堆叠的高电流性SI / SI_(0.5)GE_(0.5)/紧张SOI P-MOSFET
机译:处理表面状态的传输拐点和电荷陷阱对AlGaN / GaN HFET漏极电流的影响。
机译:具有InAs / Si异质结和源极口袋结构的双栅隧道FET的漏极电流模型
机译:氧化物电荷和界面陷阱对垂直硅隧穿场效应晶体管漏电流的影响