机译:严格评估7 nm技术节点中金属层的构图解决方案
Synopsys Inc., Technologielaan 11-0002B-3001 Leuven, Belgium,Imec, Kapeldreef 75, B-3001 Leuven, Belgium;
Imec, Kapeldreef 75, B-3001 Leuven, Belgium;
Synopsys LLC, Thurgauerstrasse 40, Airgate BuildingCH-8050 Zurich, Switzerland;
Imec, Kapeldreef 75, B-3001 Leuven, Belgium;
Synopsys GmbH, Karl-Hammerschmidt-Str. 34, 85609 Munich, Germany;
Imec, Kapeldreef 75, B-3001 Leuven, Belgium;
Synopsys Inc., 1301 South Mopac Expressway, Austin, Texas 78746, United States;
Synopsys GmbH, Karl-Hammerschmidt-Str. 34, 85609 Munich, Germany;
Synopsys GmbH, Karl-Hammerschmidt-Str. 34, 85609 Munich, Germany;
7 nm node; self-aligned quadruple patterning; multipatterning; block exposure;
机译:用于平面晶体管器件的22 nm节点技术有源层构图
机译:用于平面晶体管器件的22 nm节点技术有源层构图
机译:用于具有20 nm技术节点化学氧化物界面层的pMOS器件的ALD TiN阻挡金属
机译:7nm技术节点的多个图案化解决方案的VIA层设计规则优化
机译:ITRS 70和50NM技术节点的包含高K栅极电介质和金属栅电极的器件的制造和评估。
机译:采用22 nm节点CMOS技术的SiH4和B2H6前体的ALD W填充金属功能的pMOSFET
机译:DopingFree肖特基埋藏金属层完全耗尽平面FET,用于SCE抑制SUS-28NM技术节点