机译:基于三元决策图(TDD)的三元逻辑电路综合方法
National Institute of Technology Meghalaya, Shillong 793003, India;
Indian Institute of Technology, Kharagpur 721302, India;
National Institute of Technology Meghalaya, Shillong 793003, India;
Ternary decision diagram; Ternary logic synthesis; Ternary reversible gates Ternary elementary gates;
机译:基于三元逻辑电路的三元决策图(TDD)合成方法
机译:使用EXOR三元决策图的蜂窝架构FPGA逻辑综合
机译:低功耗三元逻辑电路的逻辑合成方法
机译:用于可逆逻辑的三元Galois场扩展和用于三元GFSOP最小化的Kronecker决策图Galois积的产品总和
机译:平衡延迟不敏感的三元逻辑电路,用于缓解侧通道攻击
机译:确定和表征由水聚乙二醇和碳酸钠组成的水性两相系统三元相图的简单方法
机译:基于Kronecker决策图和布尔三元决策图的不完全指定函数的多级逻辑综合