...
机译:具有可变块大小的硬件高效架构,用于运动估计
Sarvajanik College of Engineering and Technology, Surat, India;
S V National Institute of Technology, Surat, India;
S V National Institute of Technology, Surat, India;
机译:具有可变块大小的硬件高效架构,用于运动估计
机译:超高清视频编码中的可变块大小运动估计的硬件有效的块匹配算法及其硬件设计
机译:H.264 / AVC的快速可变块大小运动估计架构的硬件实现和验证
机译:用于H.264 / AVC的全搜索可变块大小运动估计的高效硬件体系结构
机译:高吞吐量架构,用于可变块大小运动估计
机译:高效的BinDCT硬件架构探索和FPGA实现
机译:具有可变块大小的硬件高效架构,用于运动估计
机译:当块大小为3时,BIB设计具有可变支持大小。