机译:硅FinFET能否满足ITRS对高性能10 nm器件的预测?
Department of Electrical Engineering, Arizona State University, Tempe, AZ 85287, USA;
FinFETs; device optimization; intrinsic switching speed; process variation; CBR;
机译:鳍宽度低至10 nm的FinFET器件的匹配性能
机译:接近10nm高性能器件的最佳特性:Si FinFET的量子传输仿真研究
机译:10纳米节点FinFET器件的栅极双图案化策略
机译:通过嵌段共聚物光刻技术在SOI衬底上形成亚10纳米以下的FinFET器件
机译:用于能效的Sub-10nm双栅极FinFet的装置电路分析
机译:随机离散掺杂剂引起的具有固定顶鳍宽度的16nm栅极梯形体FinFET器件的电特性波动
机译:金属 - 界面层 - 半导体源/漏结构对亚10nm n型Ge FinFET性能的影响