...
机译:混合SET-CMOS逻辑电路的新型静态差分设计风格
Helwan Univ, Dept Commun & Elect Engn, Cairo, Egypt;
SET; CMOS; Hybridization; SET-CMOS logic styles and circuits; SET modeling and simulation;
机译:1位比较器的SET-CMOS混合逻辑样式的设计
机译:混合CMOS逻辑样式的平衡进位反向运载电路的单元设计方法(CDM)
机译:基于传输门的混合CMOS逻辑低功耗高速平衡XOR-XNOR电路的单元设计方法
机译:混合CMOS逻辑样式的平衡进位进位电路的单元设计方法
机译:用于建模和缓解纳米级静态CMOS逻辑电路中软错误的有效技术
机译:整体式3D逻辑电路和静态随机存取存储器的电耦合和仿真
机译:基于混合SET-CMOS逻辑电路估计鲁棒性的比较性能研究
机译:微电流晶体管逻辑电路的静态和动态性能。第二部分。微功率逻辑电路设计