机译:FPG基于块约简技术的线性同余发生器的一种实现。
Univ Dschang, Dept Phys, POB 67, Dschang, Cameroon;
Univ Dschang, Dept Phys, POB 67, Dschang, Cameroon;
Univ Dschang, Dept Phys, POB 67, Dschang, Cameroon;
FPGA; linear congruential; block reduction technique;
机译:基于字长缩减技术的线性同余发生器的改进设计。
机译:基于字长缩减技术的线性同余发生器的改进设计。
机译:基于逻辑图更高功能的新型混合非线性同余数生成器
机译:适用于密码学应用的可扩展非线性同余生成器的GPU实现
机译:基于HPCC的COPD休息风险平台,实现了维度减少和平衡技术的实施
机译:基于自适应非线性斜坡发生器和双差分自动归零技术的全差分流水线采样量化的高度线性CMOS图像传感器设计
机译:使用图像的压缩和安全消息中的线性总体生成器(LCG)算法的实现,最高有效位(MSB)和Fibonacci代码
机译:基于非线性控制和优化技术的单车和多车系统制导综合与实现