机译:QR-PLSR:用于高速硬件实现的降阶回归
IDT G.m.b.H, Fraunhoferstrasse 9/II, D-85737 Ismaning, Germany;
regression; partial least squares; QR-PLS; parallel processing;
机译:基于降秩方法的Volterra滤波器的有效硬件实现
机译:尖峰神经网络的低成本,高速硬件实现
机译:基于开关型混沌振荡器的高速真随机位发生器的硬件优化FPGA实现
机译:基于分类和回归树的随机林算法的硬件实现
机译:功能数据的降秩回归。
机译:32位高速直接数字频率合成器的硬件实现
机译:基于余数定理的模块数量与分数及其硬件实现的高速划分算法