...
机译:通过先决条件切片改进了硬件设计的验证
Computer Engineering Research Center, University of Texas at Austin, Austin, TX 78712, USA;
hardware verification ? model checking ? program slicing ? ltl property ? antecedent conditioned slicing ? hardware description languages; verilog rtl;
机译:在正式验证驱动的设计流程中利用硬件不可观察性进行低功耗设计和安全分析
机译:在正式验证驱动设计流程中利用低功耗设计和安全分析的硬件不可观察性
机译:通过硬件在环优化控制和验证以提高换档质量
机译:高效的微处理器验证使用前一种调节切片
机译:软件验证技术在硬件设计验证中的应用。
机译:通过改进的内部硬件设计增强传感器网络安全性
机译:通过先决条件切片改进了硬件设计的验证
机译:城市排水设计的设计风暴选择与前提条件