机译:利用45 nm CMOS技术中的堆叠功率门控技术估算施密特触发器的高性能
ITM Univ, Gwalior, India;
ITM Univ, Gwalior, India;
ITM Univ, Gwalior, India;
Schmitt trigger; active power; leakage power; propagation delay; hysteresis width; transconductance; voltage gain; frequency and period jitter; ground bounce noise; Smith chart;
机译:在纳米级CMOS技术中使用SVL技术的低功耗,高速施密特触发器
机译:使用集成了45 nm高性能SOI-CMOS嵌入式DRAM技术的Cu TSV的三维晶圆堆叠† sup>
机译:在45 nm CMOS技术中使用反向体偏置技术测量五级环形VCO的高性能
机译:在180nm CMOS技术中使用SBT技术的低功耗施密特触发器设计
机译:45 nm CMOS技术中全集成低噪声放大器(LNA)的设计,故障建模和测试,用于芯片间无线互连
机译:用于亚微米像素的45 nm堆叠式CMOS图像传感器处理技术
机译:超越CMOS技术的Schmitt触发器的设计,并在45 nm的CMOS比较