机译:利用45 nm CMOS技术中的堆叠功率门控技术估算施密特触发器的高性能
机译:在纳米级CMOS技术中使用SVL技术的低功耗,高速施密特触发器
机译:采用0.18μmCMOS技术的低压施密特触发器
机译:基于180nm技术的低功耗CMOS施密特触发器设计
机译:45 nm CMOS技术中全集成低噪声放大器(LNA)的设计,故障建模和测试,用于芯片间无线互连
机译:用于亚微米像素的45 nm堆叠式CMOS图像传感器处理技术
机译:45nm和90nm CMOS技术的电流镜OTA设计与分析生物医学应用
机译:批量CmOs VLsI技术研究。第1部分:可扩展CmOs设计规则。第2部分pLa(可编程逻辑阵列)设计的CmOs方法