机译:亚阈值逻辑电路的门级体偏置:分析建模和设计指南
Univ Calabria, Dept Comp Sci Modeling Elect & Syst Engn, I-87036 Arcavacata Di Rende, Italy;
Univ Calabria, Dept Comp Sci Modeling Elect & Syst Engn, I-87036 Arcavacata Di Rende, Italy;
Univ Calabria, Dept Comp Sci Modeling Elect & Syst Engn, I-87036 Arcavacata Di Rende, Italy;
Univ Calabria, Dept Comp Sci Modeling Elect & Syst Engn, I-87036 Arcavacata Di Rende, Italy;
forward body biasing; subthreshold design; digital circuits; ultra-low voltage;
机译:体偏置亚阈值电路的晶体管可变性建模及其环振频率验证
机译:在Domino逻辑电路中使用体偏置的高性能VLSI设计
机译:高速亚阈值CMOS逻辑门的门级体偏置技术
机译:用于亚阈值CMOS电路的PMOS晶体管的新栅极级体偏置技术
机译:使用自适应偏置体驱动电路技术的低压模拟电路设计。
机译:平均输出极化数据集用于表示温度对QCA设计的可逆逻辑电路的影响
机译:体偏置亚阈值电路的晶体管可变性建模及其环振频率验证
机译:同步和异步电路门级VHDL模型的规范和验证