...
机译:考虑非线性相关性的VLSI统计时序和功率分析
Univ Calif Los Angeles, Dept Elect Engn, Los Angeles, CA 90095 USA;
SUNY Buffalo, Buffalo, NY 14260 USA;
Univ Calif Los Angeles, Dept Elect Engn, Los Angeles, CA 90095 USA;
Univ Calif Los Angeles, Dept Elect Engn, Los Angeles, CA 90095 USA;
Univ Calif Los Angeles, Dept Elect Engn, Los Angeles, CA 90095 USA;
Univ Calif Los Angeles, Dept Elect Engn, Los Angeles, CA 90095 USA;
Statistical modeling; VLSI; Yield analysis;
机译:基于动态统计时间分析的VLSI路径延迟测试模式生成
机译:高速同步VLSI系统时序规则的统计分析
机译:统计噪声模型和时序分析的配电网优化以改善时序
机译:考虑到VLSI电路中电源噪声的影响,统计静态定时分析
机译:VLSI电路时序和功率的统计分析和优化。
机译:用于梯度流声源分离的微功率混合信号VLSI独立分量分析
机译:考虑电源噪声对VLSI电路影响的统计静态时序分析